當TTL和NAND門的所有輸入同時浮動時，輸出電平是多少？

出了點問題。 TTL輸入懸空與輸入高電平的效果相同，如果輸入低電平，則其他輸入是低電平還是高電平都毫無意義。

因為它們對於兩個非結果都是 1。 因此，當輸入為高電平或懸空時，NAND門。

這是有道理的。 注意：CMOS和NAND門沒有懸空狀態。

當電晶體。 當輸入端掛起時，三極體基極到發射極沒有電流，三極體被切斷，通過放大反相輸出為低電平，因此輸入端掛起相當於邏輯高電平。 在實際電路中，TTL和NAND柵極輸入可以浮動。

懸浮在空中，相當於無窮大。

電阻。 <>

其邏輯關係為“1中有0,0中有1”，當所有懸浮均為0時，輸出為1，高電平。

輸入埠保持開啟狀態，對電路的輸出沒有影響，而TTL和NAND門僅具有輸入和NAND門之間的邏輯關係特徵：只有當所有輸入都處於高電平時，輸出才存在。

如果TTL和NAND門的額外輸入可以接地，則TTL和NAND門的冗餘輸入可以連線到高電平VCC。

TTL的電源工作在5V，因此TTL的電平是根據5V的電源電壓來設定的。 CMOS電平，CMOS電源工作電壓為3V-18V，CMOS電源工作電壓範圍寬，如果你的CMOS電源工作電壓是12V，那麼這個CMOS的輸入輸出電平電壓應該適合12V的輸入輸出要求。 也就是說，CMOS的水平，取決於你使用的電源的工作電壓是多少，3V-18V，都在CMOS的電源工作電壓範圍內，具體值，取決於你給CMOS晶元加的電源工作電壓是多少。

TTL優勢：

TTL電平訊號非常適合計算機處理器控制的裝置內部的資料傳輸，首先，計算機處理器控制的裝置內部的資料傳輸對電源的要求不高，熱損失也低，此外，TTL電平訊號直接與積體電路連線，無需昂貴的線路驅動器和接收器電路; 此外，由計算機處理器控制的裝置內部的資料傳輸是高速進行的，TTL介面的操作滿足了這一要求。

在大多數情況下，TTL通訊使用並行資料傳輸，不適合超過10英呎的距離。 這是由於可靠性和成本。 這是因為並行介面中存在相位偏置和不對稱問題，從而影響可靠性。

如果TTL NAND門內有額外的輸入端子可以接地，則接地後接0，使AND運算後輸入為0。

TTL和NAND門的冗餘輸入端子可以掛起，相當於連線1，但在電路的實際執行中，電路的抗干擾性並不強。 因此，TTL和NAND柵極冗餘輸入通常連線到VCC。

如果NAND門的任何乙個輸入端為低電平，則無論其他輸入端如何變化，其他輸入端的輸出都將始終為高電平，因此NAND門的輸入端必須連線到電源的正端，否則其他輸入端的訊號將被阻擋。

對於TTL和NAND門，只要電路輸入端有低輸入，輸出就為高電平，只有當所有輸入均為高電平時，輸出才為低電平。 根據其邏輯功能，當輸入端外部連線到高電平時，其邏輯功能不受影響，根據這一特性應採用以下四種方法：

1、將冗餘輸入端接高電平，即通過限流電阻接通電源。

2.根據TTL柵極電路的輸入特性，當外部電阻較大時，其輸入電壓較高。 這會使冗餘輸入為空，並且輸入相當於外部高電平。

3.通過大電阻接地，這也相當於輸入端外部的高電平。

4、TTL柵極電路工作轉速不高時，訊號源驅動能力強，冗餘輸入端也可與所用輸入端併聯使用。

軟體工程概念。

在軟體工程中，系統整體結構設計的原則之一：模組的扇出係數和扇入係數應合理設定。

模組扇入係數：當乙個模組被其他模組呼叫時，直接呼叫的模組數。

模組的扇入、扇出係數設定：

乙個好的系統的平均扇入、扇出系統通常為3或4個，一般不應超過7個。 選單呼叫式模組扇入扇出系統，普通模組扇入系統可較大。

模組過大：導致系統故障不充分。 模組太小：降低模組的獨立性，導致系統介面複雜。 最佳模組大小：程式係數限制為 1 2 頁。

TTL應將NNOT門冗餘輸入連線到高電平，TTL或NNOT門冗餘輸入應連線到低電平。

1.由 TTL 和 NAND 門組成的基本 rs 觸發器，當 rd=sd=1 時，觸發器處於原始狀態。

2.jk 觸發器的特徵方程為 q*=jq'+k'q3.當TTL和NAND門為空載時，輸出高電平UOH的典型值約為大於TTL和NAND門為空載時，輸出低電平UOL的典型值約為小於由TTL和NAND門組成的基本RS觸發，當RD=SD=0時，觸發不定。

對於冗餘輸入端，應根據電路的功能分別處理：AND門和NAND門的冗餘端應連線到高電平，TTL閘電路懸空，相當於高電平。 無論不需要的一端是連線到高電平、空氣還是低電平，是的。

在實際電路中，NAND柵極和NAND柵極的輸入引腳應連線高電平（即通過電阻連線到電源的正電壓）。

轉到“數字閘電路”部分。 首先，TTL NAND門的兩個輸入端是帶有兩個發射器的三極體，懸浮端子A的電平被另乙個輸入端子B鉗位，因為它們具有相同的基極C，電壓為B 0 7，A C 0 7 B; y＝（ab）＇＝bb）＇＝b＇＝（1b）＇＝b＇；因此，選擇的零端子相當於連線到乙個高電平。

一般來說，我們在製作電路板時，用錫來固定無用的腳，而不是將腳固定在電路上，即把腳放在空中。

如果TTL積體電路中的輸入端掛起（沒有連線任何東西），則說明輸入端為高電平（邏輯1），但實際上，由於技術、汙染等原因未連線的輸入端容易觸及其他訊號線，導致輸入錯誤訊號，因此建議房東根據電路要求將輸入端連線高電平或接地在設計電路時。

當NOR門的任何輸入（或多路）為高電平（邏輯“1”）時，輸出為低電平（邏輯“0”）; 只有當所有輸入都為低電平（邏輯“0”）時，輸出才為高電平（邏輯“0”），為了使空閒端不影響電路，它必須始終為低電平，因此空閒側應接地。

在實際電路中，NAND柵極和AND柵極的輸入引腳應連線在高電平上（即通過電阻器連線到電源的正電壓）。

轉到關於閘電路的電數的章節。 首先，TTL和NAND門的兩個輸入端是帶有兩個發射極的三極體，懸起端子A的電平被另乙個輸入端子B箝位，因為它們具有相同的基極C，電壓為B+，A=; y=(ab)'=bb)'=b'=(1b)'=b';因此，選擇空端就等於連線到高位。

一般來說，在製作電路板時，我們用錫將板上無用的腳固定在板上，而不連線電路，即保持在空氣中。