請問 XILINX 的原始 BUFGMUX 是否可以級聯

還行。 但是兩個 bufgmux 級聯。

報告錯誤時，請按照錯誤提示進行操作。 XDC檔案可以再次合成以消除錯誤：

set_property clock_dedicated_route false [get_nets u1_clocknet/clk_140m_150m]”

需要注意的是，當用於MUX的全域性佈線資源的BUFG使用率大於13%時，布局佈線將大大減慢，甚至無法部署。

我用bufgmux來驅動ADC，速度可以跑。 如果選擇帶有 Verilog 語言的 A7 邏輯作為多路復用器，也就是說，如果不使用基元，速度不會上公升。

應該可以，你寫乙個**來嘗試。 但這有什麼意義嗎？

這是由 Xilinx 的原語決定的，這並不奇怪，為什麼不呢。

定義在申報時直接簽名，是不是都在書上看到這個方法?。。我個人覺得問題可能是因為你的乘法是3，如何計算FPGA，如果是2的冪，它也知道只是乙個移位，如果不是，會合成成什麼？ 二是加法運算必須用最高位數求和，在此之前，有一種乘法方法可以按多少位可以自己查賬。

就我個人而言，我認為加法在賦值時仍然使用$signed來執行強制有符號加法。 因此，您的程式可以如下所示：

wire [11:0] a,b;

wire [14:0] c;

wire [12:0] temp;

assign temp =

assign c = signed(a) +signed(b) +signed(temp);

試一試，順便告訴我結果。

只要原語名稱相同，就可以直接移植，如果名稱不同，可以修改，一般是通用的。

每個裝置的基元都不同，因此您需要去官方網站找到它們。

附件是 Virtex6 晶元的基元表。

什麼是 ICAP 原語？ 為什麼我沒有使用這個原語？ 我也沒聽說過。