為什麼當TTL反相電路輸入為低電平時,T1會飽和?

發布 科技 2024-05-21
16個回答
  1. 匿名使用者2024-02-11

    T1輸入為低電平,T1發射極為正偏置,基極電位有限,集電極為反向偏置。

    此時,T2集電極結反轉,發射結由於基極電位過低而無法達到導通條件,因此T2被截止。 R2 為 T3 基極提供偏置,T3 導通,輸出為高電平。

    T1輸入高,T1截止,由於T1的基極電位為5V,BC二極體正嚮導通,T2因偏置導通,T4也導通,輸出低電平。

  2. 匿名使用者2024-02-10

    如果T2是具有共發射極的三極體,則設計為保證當電路輸入為高電平時,T2將獲得較大的基極電流,使T2導通導通並進入淺飽和狀態,T2的輸出在飽和導通後為低電平,從而實現反相效果。

  3. 匿名使用者2024-02-09

    兩個紅點之間的電壓不會相等,你弄錯了嗎?

    應該是基極電壓高於集電極電壓,也就是說此時的三極體只作為正向二極體工作; T2因基極電流而工作,使T5飽和導通,輸出低,實現逆變器功能;

    當A的輸入為低電平時,T1按電晶體模式工作,進入飽和區,集電極電壓接近A電平,導致T2T5切斷T4導通,輸出為高電平;

  4. 匿名使用者2024-02-08

    當vi=vih時,兩個紅點之間的電壓不應相等,因為當輸入為高電平時,T1管工作在反向放大區,T1的發射極電位為2V。 三極體b-c之間的電阻非常大,一般可以看作是無窮大。

  5. 匿名使用者2024-02-07

    樓主詢問TTL逆變器的情況,樓上卻說CMOS門的結論。 TTL門和CMOS門是不一樣的!

    CMOS NAND門就不一樣了。 由於沒有電流流出柵極,因此電阻兩端不會有壓降,因此無論電阻有多大,輸入都是低電平,輸出始終是高電平。

    在TTL NAND門的情況下,由於其結構與CMOS NAND門不同,因此連線到輸入端的接地電阻的大小直接影響其輸出。

    1 當連線到輸入端的電阻較大(例如,此處為20K)時,從NOT柵極流出的電流會在電阻兩端產生壓降,並且輸入顯示為高電平,而輸出輸出為低電平。

    2.當輸入端的電阻比較小(如幾百歐姆)時,流出非柵極的電流形成的壓降小於1 4V,因此輸入端低,輸出端高。

    希望這對您有所幫助!

  6. 匿名使用者2024-02-06

    逆變器輸入接地與接地後的串聯電阻相同,輸出為高電平。

  7. 匿名使用者2024-02-05

    無論是直接接地還是電阻接地,都會輸出高電平。

  8. 匿名使用者2024-02-04

    我碰巧在這裡看到,T2導通使CE導通,電流通過T2的基極流向發射極,形成環路,所以VC2原本等於R2上端的電壓,即VCC,但是經過路徑後,電壓被分到下面,使VC2電壓降低, 而VE2電壓可以使T5導通,但為什麼T4被切斷了呢???

  9. 匿名使用者2024-02-03

    T1的發射極和集電極是反轉的,這很容易理解,不需要解釋。

  10. 匿名使用者2024-02-02

    TTL逆變器的工作原理。

    當輸入 vi = 高)。

    VB1=足以使T1(BC結)、T2(BE結)和T3(BE結)同時導通,一旦VB1=固定值),則必須切斷V1發射結(反轉放大狀態)。

    VC2=VCES+VBE2= 不足以讓 T3 和 D 同時開啟,並且 T4 和 D 都被截斷了。

    v0=(低)。

    當輸入 vi = 低時)。

    VB1 = 不足以使 T1(BC 結)T2(BE 結)T3(BE 結)同時導通,T2 和 T3 全部切斷,同時 VCC---RC2---T4---D ---負載形成路徑,T4 和 D 都導通。

    v0=vcc-vrc2(省略)-vbe4-vd= 高電平)結論:高投入,低產出;低輸入,高輸出(非邏輯)。

  11. 匿名使用者2024-02-01

    1;當輸入VIN為高電平(1)時,T3截止,T2和T4導通,輸出為低電平(0),T4的集電極電流IC流過負載電流,這就是我們通常所說的負載能力。

    2;當輸入VIN處於失調電平(0)時,T2和T4被截止,T3導通,輸出為高電平(1),T4沒有集電極電流IC流出。 T3集電極電流流向負載。

    3;您必須仔細研究 T2 的工作原理才能了解原因。

  12. 匿名使用者2024-01-31

    我已經想好了實現“NOT gate”的概念,因為TTL逆變器可以實現它,但是問我電路的網友需要注意的是,這部分電路是從整個電路中提取的,只要乙個5V

  13. 匿名使用者2024-01-30

    在電晶體放大電路中,電晶體是否飽和導電,與電晶體的集電極電流和負載電阻有關。 例如,如果共發射極基本電路RC為1M歐姆,在5V電源下,只要IC達到5UA,電晶體就已經達到飽和。

    對於數字IC,正如你所說,VT2反向BC結電阻非常大,例如100m,那麼IC只要達到它就會嚴重飽和。 對於以多個UA級別計算的IC來說,該電流基本上可以忽略不計。

  14. 匿名使用者2024-01-29

    當輸入為低電平時,如UI=UIL=,VT1的發射極導通,VT1的基極電位被箝位在1V,那麼由於VT1的集電極沒有其他支路提供電流和電壓,VT1處於深度飽和狀態,VT1的集電極電壓保持不變, 使VT2處於截止狀態,使VT2的集電極反接,當然洩漏到基極的電流非常小,可以忽略不計。

    電晶體飽和是指集電極提供的電流小於基極電流的b倍,即集電極電流不再與基極電流成正比。 在電路中,基極電流為1mA,VT1放大係數約為20,但VT2基極提供給VT1集電極的電流低於VT2集電極,因此VT1處於深度飽和狀態。

    當輸入從高電平轉換到低電平時,VT2的基波電荷被VT1迅速釋放,從而提高了電路的工作頻率,並利用了VT1的主要用途。

  15. 匿名使用者2024-01-28

    你先把電路圖貼出來,不然別人怎麼知道VT1和VT2在電路中是怎麼連線的?

    告訴我這本書的書名,我會查一下。

  16. 匿名使用者2024-01-27

    當輸入為高<>時,T1處於二極體狀態:集電極正嚮導通,發射阿穆爾源反向截止。 上帝就像神一樣。

相關回答
6個回答2024-05-21

當然很小!

TTL 是 IP 協議資料包中的乙個值,用於告知網路路由器資料包是否在網路中存在時間過長,是否應丟棄。 包裹無法在一定時間內送達目的地的原因有很多。 例如,不正確的路由表可能導致資料包的無限迴圈。 >>>More

14個回答2024-05-21

TTL器件內部為三極體,為電流驅動器件,輸入輸出必須有電流輸入和輸出; CMOS器件內部是MOS管,是不需要電流驅動的電壓驅動器件,因此是不會影響電路外圍R和C引數的理想器件。 >>>More

11個回答2024-05-21

出了點問題。 TTL輸入懸空與輸入高電平的效果相同,如果輸入低電平,則其他輸入是低電平還是高電平都毫無意義。 >>>More

10個回答2024-05-21

這些事情只能用一句話來概括:“一分錢一分貨”! >>>More

13個回答2024-05-21

18-55mm 表示焦距為 18 至 55 mm。

這張照片中應該還有這些話。 >>>More