FPGA CPLD開發教材推薦

大家可以看一下這個，這是乙個網友的部落格，寫的是他自己學習FPGA的過程，這是文章的開頭，然後給出了很多資訊，對他自己的學習會有幫助，同時整理了一些**的資訊。

這是乙個部落格鏈結，我讀得很感人，希望對您有所幫助。

讓我們在 Thunderbolt 上搜尋一下，它們有很多，而且都是免費的。

它更適合完成各種演算法和組合邏輯，FPGA更適合完成時序邏輯。 換言之，FPGA 更適合觸發器。

豐富的結構，而 CPLD 更適合具有有限觸發器和豐富的乘積項的結構。

連續路由結構決定了其時延是均勻的，可以使用，而FPGA的分段路由結構決定了其時延的不相容性。

整合度高於CPLD，佈線結構和邏輯實現更複雜。

它比FPGA使用起來更方便。 CPLD 使用 E2PROM 或 FastFlash 技術進行程式設計，無需外部儲存器。

晶元，使用簡單。 但是，FPGA的程式設計資訊需要儲存在外部儲存器上，使用起來很複雜。

它比 FPGA 更快，並且具有更大的時間可用性。 這是因為 FPGA 是門級程式設計，CLB 彼此之間使用分布式互連，而 CPLD 是邏輯塊級程式設計，並且其邏輯塊之間的互連是集總的。

根據您使用的公司，每個公司都有自己的整合開發環境。

FPGA 和 CPLD 在執行硬體描述語言方面沒有區別。 CPLD不失電，保密性更好，成本更低，當然資源少，不適合大型專案。

FPGA內部有PLL，方便進行倍頻、移相等操作。 FPGA 內部有 RAM，可以用作 FIFO 和類似結構來緩衝資料，而無需消耗邏輯單元。 如果用cpld來做，會消耗不多的邏輯單元，而且cpld雖然裡面有flash，但操作起來很麻煩，占用的邏輯資源有限。

高階FPGA也可以配備軟核，裡面有DSP等資源。

綜上所述，隨著FPGA**的減少，CPLD即將被淘汰。 CPLD通常只是教授或做一些簡單的組合邏輯。

至於晶元的選擇，則取決於專案需求。 是否需要PLL，是否需要DSP，是否需要移植軟核，需要多少個邏輯單元，需要多少個IO等。

我個人覺得，在使用晶元公司提供的開發環境之後，在完成合成之後，在看了綜合報告之後什麼的。

只要你需要的功能已經達到了要求的頻率，就有一定的資源可以公升級了，最便宜的晶元是最好的，不知道，對吧，哈哈，你可以在通用軟體中選擇不同的型號，綜合報告會顯示資源使用情況，如果cpld的資源不夠， 選擇FPGA，然後全面了解

總結。 有許多方法可以對 CPLD FPGA 晶元進行程式設計和配置1。根據計算機的通訊介面，有：（1）串列埠**（bitblaster或masterblaster），（2）並口**（byteblaster

什麼是程式設計和配置？ CPLD FPGA的程式設計和配置方法有哪些？

CPLD FPGA晶元的程式設計和配置方法有很多種： 1.根據電腦集盟的通訊介面，有：（1）串列埠**（bitblaster或masterblaster），（2）並口**（byteblaster）

程式設計是讓計算機用某種程式語言編寫程式以解決問題，並最終得到結果的過程。 為了讓計算機理解人類的意圖，人類必須以計算機能夠理解的形式告訴計算機要解決的問題的思想、方法和手段，這樣計算機才能按照人類的指令一步一步地工作，完成一項特定的任務。 人與計算機之間的這種通訊過程就是程式設計。

配置是定義基本 J2ME 執行時環境的規範，包括虛擬機器和派生自 J2SE 的核心類的子集。 每個配置對應於一組具有類似功能的裝置。

學習CPLD可以分為幾個方面：

1.軟體與Quartus類似;

2.語言：Verilog HDL接近C語言，更生動易學（我的觀點）;

3. 數字電力基礎;

4.然後有乙個學習板開始實驗。

學習FPGA可以分為幾個方面：

第一步：學會了解FPGA的結構，什麼是FPGA，晶元裡有什麼，不要從一塊開發板開始，按照別人的東西程式設計;

第二步：掌握FPGA設計流程;

第 3 步：開始學習**。

推薦書籍：《Altera FPGA CPLD Design》（基礎篇），Verilog數字系統設計教程，夏宇文主編，《電子技術基礎（數字部分）》第五版。

例如，如果你用verilog寫**，而用vhdl**寫**別人寫的**，你就可以理解它。

2.關於裝置。

上學的時候，不知道自己為什麼會痴迷於Xilinx，對Altera也有些反感，一般不看Altera的資料，但實際工作後才知道，Xilinx、Altera、Lattice的產品一般都會用到，主要要看專案要實現的功能， 成本，等等。因此，對於初學者來說，一般都是精通一家公司的產品，對其他幾家公司的產品也能熟悉，在工作中能用到的時候，是不會白手起家的，其實幾家公司的產品都是差不多的，沒有本質的區別，區別只在於公司提供的技術支援和參考設計是否完美， 而且我個人覺得賽靈思的參考設計還是比較完善的。

3.關於參考書。

1.Verilog數字系統設計教程，夏宇文出版社，北京航空航天出版社。

2.設計與驗證 - Veriloghd，EDA Pioneer Studio，人民郵電出版社。

3.FPGA CPLD 設計工具 Xilinx ISE 使用 Xiangjie、EDA Pioneer Studio、人民郵電出版社。

4.Altera FPGA-CPLD 設計（基礎） EDA Pioneer Studio，人民郵電出版社。

4.關於開發板。

對於那些剛剛起步的人來說，擁有 1 塊開發板可以事半功倍。 我在學校讀書的時候，在考慮買開發板的時候，追求的是FPGA更多的邏輯門，其實這個沒必要，我上學的時候買了一塊40萬門的Spartan-3開發板，對於初學者來說，這麼大的晶元根本用不上，20萬甚至5萬門就夠了。 當然，開發板上的其他資源應該盡可能豐富。

例如，按鈕、七段數碼管、EEPROM、串列埠等。 5 個參考設計。

《FPGA CPLD應用設計200個案例》是針對科研人員、工程技術人員的迫切需求，參考國內外1000餘項FPGA CPLD應用設計成果，從實踐角度編寫的。 這是一本實用、鼓舞人心且內容豐富的綜合參考書。 《FPGA CPLD應用設計200個案例》共收錄了287個典型應用設計例項，可供科研人員、工程技術人員、維修維修人員、高校師生解決現代科研生產中的諸多實際問題作為參考。