D觸發器的工作原理和狀態表

SD 和 RD 連線到基本 RS 觸發器。

，它們是預設和歸零的，並且為低電平有效。 當SD=1和RD=0（SD不是0，RD不是1，即分別從兩個控制埠外部輸入的電平值，因為低電平有效）時，無論輸入端D的狀態如何，Q=0和Q不=1，即觸發設定為0。

當 sd=0 且 rd=1（sd 非 1，rd 非 0）、q=1、q-not=0 時，觸發器設定為 1，sd 和 rd 通常稱為直接 1 和 0。 讓我們將它們都設定為高階別。

它不影響電路的執行。

d 觸發器具有設定“0”和“1”的功能。 以下是 Maintain Blocking D 觸發器的工作原理。

設 q=0 且 [d]=1，當 cp 到來時，觸發器將設定為“1”，觸發器各點的邏輯電平如圖 20-5-2 所示。 當執行設定的“1”操作時，C門輸出為高電平; D門輸出低電平，此時應保證設定為“1”，應禁用“0”。 為此，通過線路將 d=0 新增到 C 門的輸入端，以確保保持 c=1，從而禁用“0”的設定。

同時，通過線路將d=0新增到f門的輸入端，以保證f=1，並與cp=1一起保證d=0，從而保持設定“1”。

設定“0”的過程類似。 設定 q=1 和 [d]=0，當 cp 到來時，觸發器將設定為“0”。 執行“0”操作時，C門輸出為低電平，應確保“0”並禁用“1”。

為此，通過線路將 c=0 新增到 E 門的輸入端，以確保 e=1，從而確保 c=0 保持不變，並且保持“0”。 同時，通過線路將e=1新增到f門的輸入端，以保證f=0，從而禁止d=1。 上述流程如圖20-5-3所示。

電路圖中的線或線分別加在“1”通道或“0”通道的同一側，起到維持“1”或“0”的作用; 線和線都加到通道的另一邊，起到阻塞“0”或“1”的作用。 所以這條線叫“0”阻攔線，這條線叫“1”條維修線，這條線叫“1”條阻斷線，這條線叫“0”保持線。 從電路結構的角度來看，只要電路結構清晰，採用正確的分析方法，就不難理解電路的工作原理。

圖 20-5-3 觸發器設定為 0 圖 20-5-4 D 具有非同步預設功能的觸發器。

根據對工作原理的分析，可以看出，當時鐘的上公升沿到來時，延音阻塞D觸發器開始翻轉。 我們將翻轉觸發器的時鐘邊緣稱為動作邊緣。

圖 20-5-4 顯示了具有非同步歸零和預置端子的維護阻塞 D 觸發器的完整電路圖。 該觸發器的直接“0”和“1”功能在時鐘的低電平和高電平期間都能正確執行。

當沒有脈衝作用（c=0）時，控制電路被阻斷，無論d的值如何，觸發器狀態保持不變。

當有脈衝動作（c=1）時，如果d=0，則NAND門G4的輸出為1，G3的輸出為0，觸發狀態設定為0; 如果 d=1，則 NAND 門 G4 輸出為 0，G3 輸出為 1，觸發狀態設定為 1即 q （n+1） = d

D 觸發器的狀態方程為：Q*=D，JK 觸發器的狀態方程為：Q*=JQ'+k'q。

觸發 d-flip-flop 有兩種方法：水平觸發和邊緣觸發。 前者可在cp（時鐘脈衝）等於1時觸發，後者主要在cp（前跳0 1）前觸發。

D觸發器的二次態取決於D觸發器之前的狀態，即二次狀態=d，因此它具有設定0和1兩個函式。 對於邊緣D觸發器，電路具有在Cp=1時保持阻塞的功能，因此D側資料狀態的變化不會影響觸發器在Cp=1時的輸出狀態。

工作流程如下：

1. 當cp=0時，用NAND門G3和G4阻擋，其輸出Q3=Q4=1保持不變。 同時，由於Q3至Q5和Q4至Q6的反饋訊號開啟兩個門，因此可以接收輸入訊號D，Q5=D，Q6=Q5 Non=D Non。

2. 當 CP 從 0 變為 1 時，扳機翻轉。 此時，G3 和 G4 開啟，它們的 Q3 和 Q4 輸入狀態由 G5 和 G6 的輸出狀態決定。 Q3 = Q5 非 = D 非，Q4 = Q6 非 = D。

從基本rs觸發器的邏輯函式可以看出，q=q3不是=d。

簡單來說，觸發就是在CP前跳之前接收輸入訊號，在正邊沿跳躍時觸發翻轉，正跳後輸入被阻斷，正跳後完成三步，所以叫邊上翻轉。 與主從觸發器相比，相同工藝的邊緣觸發器具有更強的抗干擾能力和更高的工作速度。 /span>。

從基本rs觸發器的邏輯函式可以看出，q=q3不是=d。

d 觸發器。 qn+1=d

qn 是當前狀態，從屬狀態是 qn+1，qn+1 成為新的 qn。

邊緣觸發器的邏輯符號。

，在 C1 的末尾新增乙個動態符號——乙個箭頭，表示觸發器只響應時鐘的上公升沿，如果在動態符號前面加乙個圓圈，則表示觸發器只響應時鐘的下降沿。

輸入 D 前面有乙個“1”，表示該輸入受時鐘訊號的影響。

，並且集合和零端 s 和 r 前面沒有 1，說明這兩個輸入不受時鐘訊號的影響，即它們是非同步集合 1 和非同步零端。

邊緣 d 觸發器。

輸入 D 來自乙個鎖存器的輸入，兩個鎖存器共享時鐘訊號 CLK，第三個鎖存器產生觸發器狀態輸出 Q 和 Q NOT。 此外，還有乙個非同步零端（RD non）和乙個非同步設定端（SD non）。

在邊緣觸發器的邏輯符號中，在 C1 端新增乙個動態符號——箭頭表示觸發器只響應時鐘的上公升沿，如果在動態符號前面加乙個圓圈，則表示觸發器只響應時鐘的下降沿。

輸入D前面有乙個“1”，表示該輸入受時鐘訊號影響，而設定端和零端S和R前面沒有1，表示這兩個輸入不受時鐘訊號的影響，即它們是非同步設定一和非同步零端。

d 觸發：qn+1=d

<>只需在表格中檢查即可。

d 觸發器。 它是一種起到臨時資料作用的儲存裝置。

MOS電晶體一般用作電路中的開關。

或者和門。

觸發器是儲存裝置，不同型別的觸發器根據輸入資料和劃痕資料的值而有所不同。 D 觸發器是最通用的，因為儲存資料是 D 的輸入。 如今，D觸發器是數字數字積體電路中時序設計的基本元件。

當 JK 觸發時。

當時鐘脈衝動作發生時，當J和K同時為0時，狀態不變; 當 j 為 0 且 k 為 1 時，二次態為 0; 當 j 為 1 且 k 為 0 時，二次態為 1; 當 j=1k=1 時，二次態與當前狀態相反。 d 觸發器（通過 NAND 門。

組成），其邏輯功能如下：當d=1時，q=0;當d=0時，q=1;

二、觸發方式不同：

JK觸發器在時鐘邊緣觸發，通常上公升沿觸發器可以歸類為高電平。

觸發器和低階觸發器，有時也分為時鐘邊緣觸發器，是具有記憶體功能的二進位觸發器。

儲存器件是各種時序邏輯電路的基本器件之一。 觸發器可分為RS觸發器、JK觸發器、D觸發器、T觸發器等，按功能可分為主從觸發器和邊沿觸發器兩大類。

目前國內生產的TTL一體式扳機主要包括EDGE-D扳機帆頭、EDGE-JK扳機和主從JK扳機。 這些觸發器可以轉換為其他函式觸發器，但轉換後的觸發器的觸發模式不會改變。 例如，從邊進行轉換的觸發器仍由邊觸發。

a） 圖中輸出的 Q 和 Q 波形是根據輸入端 CP 和 D 端確定的。d 觸發器的方程為 qn+1=d，可以按順序獲得 q 和 q 波形的翻轉。

觸發器有兩種穩態，即“0”和“1”，在某些外部訊號的作用下，可以從一種穩態切換到另一種穩態。 d 觸發器的次級狀態取決於觸發器前端 d 端的姿態洩漏狀態，即次級狀態 = d。 因此，它有兩個功能：set 0 和 set 1。

2）原理：當SD和RD連線到基本RS觸發器的輸入端子時，分別是預設和清除，低電平處於活動狀態：

d=0，cp為時鐘的上公升沿，輸出q=0，non-q=1;

d=1，cp為時鐘的上公升沿，輸出q=1，non-q=0;

D端輸入不確定，cp=0，Q端輸出不變，非Q端Yumu輸出也不變;

D端輸入不確定，CP=1，Q端輸出不變，非Q端輸出也不變。