為什麼 FPGA 難以處理複雜的資料包？

1.首先，“處理IP分段重組、解壓縮、資料包排序等事情的效能非常低”，我不這麼認為。

2.看CPU的操作，它要經過獲取指令、獲取資料、執行指令等幾個過程，而這些過程也是用硬體完成的，所以本質上，軟體的執行也是硬體電路執行的結果。

3.有些人認為 CPU 速度快，因此比 FPGA 具有更高的效能。 事實上，FPGA的優勢在於它的並行處理能力和流水線執行模式，原則上應該比軟體快很多。

這就像使用多個CPU同時處理資料，並省去了很多無用的操作，例如檢索資料。

4.之所以認為“IP片段重組、解壓縮、資料包校正等處理效能很低”，主要原因是FPGA用於資料處理的設計比軟體更難。 這就好比用CPP寫解壓，用機器碼設計解壓，後者顯然難度要大得多，而且和設計人員的水平有很大關係。

同時，如何設計記憶體介面也很關鍵。

5.所謂流水線的概念，可想而知汽車生產線。 生產線上有很多工位，相關加工生產同時進行，原材料從生產線進入，相應的加工過程通過流水線一步步完成。

流水線的優點是資料吞吐量大，但缺點是資料處理時間長。 就像汽車生產線一樣，一輛車可以在一分鐘內出廠，但從原材料到汽車的過程遠遠超過1分鐘。

FPGA 只是乙個開發工具。 如果使用FPGA構建乙個簡單的系統並附加軟體，則主要效能僅限於嵌入式CPU; 如果為複雜資料包構造乙個專用的處理單元，效能還是很高的，但一般來說，FPGA時鐘速度很低（不超過100MHz），所以實際效能不會太高。

這個，如果用電路來處理這個，當然是困難的，FPGA是硬體，你說的那些應該由軟體來處理，它是協議層和應用層，FPGA一般是做韌體的，在物理層。

一般情況下，FPGA晶元的配置不會在未通電時短路到地。

如果程式可以燒錄，表示jtag沒有問題，程式就不執行了，因為刷機完成後，晶元還要檢測conf done的訊號，如果檢測到conf done為低電平（這時，通常是外部上拉有問題，或者是比較凹槽餅的情況-晶元有問題PIN），則認為配置尚未完成，因此不會執行程式。

您還需要提供一些資訊。

程式刷機後，檢查nconfig和nstatus訊號是高還是低。

讓我們先做乙個測試：

1、測試電源與地面之間是否有短路。

2. conf done 有 10k 上拉電阻嗎？ 嘗試使用不同的電阻器。

3.最後，嘗試在conf done中將PF電容器接地，看看是否可以執行。

我不知道你要和誰比較。 我想這是與傳統的ASIC相比的。

1.成本。 在低端領域，FPGA有替代ASIC的優勢，但在高階就更難了，因為高階FPGA的成本非常高，除非體積不高，否則ASIC的價效比肯定要高得多;

2.功耗。 這在高階市場也很明顯。 實現相同的邏輯和速度，使用 FPGA 比 ASIC 消耗更多的功率。

3.速度。 即使是高階 FPGA 的速率也低於 ASIC，主要瓶頸在於其可程式設計佈線資源的開關點。

缺點是價格昂貴。

而資料處理的優點是很難處理一些複雜的控制邏輯，雖然有狀態機，但還是有差距的。