基於FPGA的多通道電荷訊號採集模組

1. DS18B20應該向FPGA傳送數碼訊號，因此無需進行AD轉換。 但是可能是序列資料（我沒有看18B20的資料表），可能需要在FPGA內部串並聯轉換，而一般溫度感測器的資料量不是很大，所以可以考慮將其儲存在FPGA內部的BRAM中。 FPGA中有很多BRAM塊，感測器資料的每個通道的寫入單獨占用一塊，需要微控制器控制。

2、讀出時，需要先選擇很多資料，微控制器選擇乙個資料傳送到串列埠，串列埠與PC通訊。 序列埠可以在FPGA內部實現，如果板上有序列埠，那就更簡單了。

3.開發板估計DS18B20買不到，但應該有乙個帶處理器和串列埠的，可以諮詢下乙個供應商的FAE。 或者自己在 Altera 的 ** 上尋找它。

你的主題其實很簡單。

所謂採集系統，就是通過FPGA讀取要採集的數碼訊號（如果要採集的訊號是模擬訊號，則必須先進行ADC模數轉換），然後由FPGA控制並儲存在儲存器中（這裡一般使用SD卡或快閃記憶體晶元）。

因此，整個系統實際上由以下模組組成：ADC模數轉換+核心控制模組+儲存器（SD卡或快閃記憶體）。 核心控制模組由（：

ADC取樣和儲存器的控制。 2.顯示器和按鈕：

主要用於人機介面操作。 ）

事實上，顯示器和按鈕不能載入到FPGA上，或者你可以在你的電路系統中新增乙個微控制器，微控制器會做人機互動，然後以指令的形式向FPGA傳送各種命令。

事實上，基於FPGA的高速訊號採集幾乎總是基於相同的設計原理。 ADC對訊號進行取樣，將模擬訊號轉換為數碼訊號，然後將其傳遞給FPGA。 此時，FPGA 需要編寫 3 個 IP 模組：

IP核1、控制ADC自動高速轉換的狀態機。 其功能是實現高速100M訊號取樣，這是一種迴圈定時控制，使ADC轉換完成一次後，FPGA讀出資料並將資料交給第二個IP核（FIFO快取控制IP），然後立即讀取第二個資料。 但是，需要注意ADC晶元的選擇，轉換速率必須高於100MHz。

IP核2，FIFO快取控制核：如果要實現採集資料的高可靠性和穩定性，FIFO通常是必須的。 FIFO的IP核確定ADC是否一次完成取樣，如果完成取樣，則將資料儲存在FIFO緩衝器1中。

然後，在第二次取樣期間，IP核3將緩衝區1的資料讀出，然後清除緩衝器1的資料，同時將第二次讀取的取樣資料儲存到緩衝器2中，然後IP核3從緩衝器2中讀出第二次讀取的資料， ADC對資料進行取樣，並將資料儲存到緩衝區1。（即FIFO分為兩個緩衝區，乙個始終用於儲存ADC轉換的資料，另乙個用於允許後面的功能模組讀出最後取樣的資料。 兩者是同時進行的。

緩衝區 1 和緩衝區 2 交替工作。 ）

IP核3：處理數碼訊號的功能模組。 您提到您的任務是ADC轉換，因此IP核3您只需要交替從FIFO的兩個緩衝器中讀取資料即可。

1.低速時不需要FIFO模組嗎？

答：其實不管是高速還是低速都可以儲存FIFO，但是為了系統的穩定性和取樣率的穩定性，以及採集資料的高可靠性，增加了FIFO緩衝器。

2.高速訊號PCB佈線要注意什麼？

答：1電源濾波一定要做好，否則會有紋波。

2.正電源 （VCC） 的所有線路最好用兩條地線 （GND） 夾在它們之間（如果整個電路板都是銅澆注的，則可以忽略不計）。

3.雙面板需要使前後走線垂直，以降低EMC。

4.模擬電源和數字電源是分開的，接地也是分開的。 整個電路板上的數字和模擬電源由兩個 0 歐姆電阻連線。 （1 個正極電源，1 個接地）。

5.最好倒銅。